PATENT ABSTRACTS OF JAPAN

(11)Publication number:

05-252398

(43)Date of publication of application: 28.09.1993

(51)Int.Cl.

HO4N 1/41 GO6F 15/64 GO6F 15/66 HO4N 7/133

(21)Application number : **04-046475**

(71)Applicant : NEC CORP

(22)Date of filing:

04.03.1992


(72)Inventor: INOUE TOSHIAKI

(54) METHOD AND CIRCUIT FOR GENERATING ADDRESS

(57)Abstract:

PURPOSE: To provide an address generating method and an address generating circuit capable of suppressing the increase of hardwares and rapidly executing the zigzag scanning of memories in zigzag scanning to be used for high efficiency image coding technique.

CONSTITUTION: The address generating circuit is provided with a register 1 for storing an initial address value SA, registers 4, 5 for changing stored offset values in accordance with zigzag scanning, an adder 2 for adding the output SA of the register 1 to a bit string connecting value(OFY, OFX) setting up the output OFY of the register 4 as an upper bit and the output OFX of the register 5 as a lower bit, and selectors 7, 8, 15, 16, comparators 11, 12, adders 9, 10, a toggle FF 14, FFs 3, 6, an AND gate 17, and an OR gate 13 which are used for controlling the changing procedure of each offset value.



LEGAL STATUS

[Date of request for examination]

30.07.1996

Date of sending the examiner's decision of

rejection]

١...١

Kind of final disposal of application other than the examiner's decision of rejection or application

converted registration]

[Date of final disposal for application]

[Patent number]

2833327

[Date of registration]

02.10.1998

[Number of appeal against examiner's decision of

rejection]

[Date of requesting appeal against examiner's

decision of rejection]

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平5-252398

(43)公開日 平成5年(1993)9月28日

(51)Int.Cl.5		識別記号	· 庁内整理番号	FΙ	技術表示箇所
H 0 4 N	1/41	В	8839-5C		
G 0 6 F	15/64	450 G	8840-5L	•	
	15/66	J	8420-5L		
H 0 4 N	7/133	Z			

審査請求 未請求 請求項の数2(全 8 頁)

(21)出願番号 特願平4-46475 (22)出願日 平成 4年(1992) 3月 4日 (71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(72)発明者 井上 俊明

東京都港区芝五丁目7番1号日本電気株式

会社内


(74)代理人 弁理士 京本 直樹 (外2名)

(54) 【発明の名称 】 アドレス発生方法およびアドレス発生回路

(57)【要約】

【目的】高能率画像符号化技術に用いられるジグサグスキャンにおいて、ハードウェア量の増加を抑え、タモリのジグザグスキャンの高速化が可能なアドレス発生方法およびアドレス発生回路を提供する。

【構成】初期アドレス値SAを格納するレジスタ 1 を備える。ジグザグスキャンにしたがって格納したオフセット値が変化するレジスタ 4 、5を備える。レジスタ 1 の出力SAと、レジスク 4 の出力OFYを上位ビットととしレジスタ 5 の出力OFXを下位ビットとするビットとりの連接値(OFY、OFX)とを加算する加算器 2 を備える。オフセット値の変化の仕事を制御するセレクタ7、8、15、16、比較器ト1、12、加算器 9 平 10、トグエフリーフロッフ 1 4、フリーフロッコ 3、6、ANDゲート 1 7、〇Rゲート 1 3 を備える



【特許請求の範囲】

【請求項1】 n(n≥2m;mは自然数)ビットのアドレス空間を有する記憶装置をアクセスするためのアドレス発生方法において、

nビットの初期アドレスの値に、それぞれ以下の(A) (F) の処理を順に実行して与えられるmビットの第一の2の補数である第一のオフセット値を上位ビットとしmビットの第二の2の補数である第二のオフセット値を下位ビットとするビット列の連接により得られる2mビットの第三のオフセット値を加算して生成されること 10を特徴とするアドレス発生方法。

- (A) 前記第三のオフセット値の初期値を(0,0) とし、前記第一および第二のオフセット値にそれぞれ加算する現在の加算値を第一の加算値(-1, +1) とする。
- (B) 現在の前記第三のオフセット値に前記第一の加算値 (-1, +1) を加算し続け、前記第一のオフセット値が負になった場合にはこの第一のオフセット値を 0 に補正して次の前記第三のオフセット値とするとともに次の前記加算値を第二の加算値 (+1, -1) とする。
- (C) 現在の前記第三のオフセット値に前記第二の加算値(+1,-1)を加算し続け、前記第一のオフセット値が負になった場合にはこの第一のオフセット値を0に補正して次の前記第三のオフセット値とするとともに次の前記加算値を前記第一の加算値(-1,+1)とする。
- (D) 現在の前記第三のオフセット値に前記第二の加算値(+1,-1)を加算し続け、前記第一のオフセット値が2°'-1になった場合には次の前記加算値を前記第一の加算値(-1,+1)とし、前記次の加算値で計 30 算される前記第一のオフセット値を2°'-1に保持する。
- (E) 現在の前記第三のオフセット値に前記第一の加算値 (-1, +1) を加算し続け、前記第二のオフセット値が 2^* -1 になった場合には次の前記加算値を前記第二の加算値 (+1, -1) とし、前記次の加算値で計算される前記第二のオフセット値を 2^* -1 に保持する。
- (F) 現在の前記第三のオフセット値が (2" -1, 2" -1) になった場合にはアドレス発生圏終了する。

【請求項2】 n (n ≥ 2 m; mは自然数) ビットの初期アドレス値と L ビットのアドレス発生開始信号を入力上し、n ビットのアドレスと L ビットのアドレス 発生終了信号を出力し前記アドレス発生開始信号をメモリイネーブル信号として出力するアドレス発生回路において、デーク入力およびロード入力を有し前記初期アドレス値を格納する n ビットの第一のレジスタと、

データ入力とホールド入力およびクリア入力とをそれぞれ有するmビットの第一および第二のレジスタと、

前記第一のレジスタの出力と、前記第二のレジスタの出

力のビット列を上位ビットととし前記第三のレジスタの 出力のビット列を下位ビットとするビット列の連接値と

を加算する第一の加算器と、

それぞれ前記第一および第二のレジスタの前記ホールド 入力を印加するイネーブル入力およびクリア入力付きの 第一および第二の1ビットレジスタと、

1ビットの第一の制御入力を有し、前記第一の制御入力が'0'のときはそれぞれ+1および-1を出力し、前記第一の制御入力が'1'のときはそれぞれ-1および+1のmビットの2の補数を出力する第一および第二のセレクタと、

前記第一および第二のセレクタのそれぞれ前記第一の制御入力を印加するイネーブル入力およびクリア入力付きの1ビットのトグルフリップフロップと、

前記第二のレジスタの出力と前記第一のセレクタの出力とを加算する第二の加算器と、

前記第三のレジスタの出力と前記第二のセレクタの出力とを加算する第三の加算器と、

20 前記第二の加算器の出力が-1であることを示し前記第 ーの1ビットレジスタの前記イネーブル入力に与える第 ーの出力および前記第二の加算器の出力が2¹ -1で あることを示す第二の出力を有するmビットの第一の比 較器と、

前記第三の加算器の出力が-1であることを示し前記第二の1ビットレジスタの前記イネーブル入力に与える第三の出力および前記第三の加算器の出力が2°′-1であることを示す第四の出力を有するmビットの第二の比較器と、

mビットの値、0 がよび前記第二の加算器の出力をデータ入力とし前記第一の出力を第二の制御入力とし前記第一の出力を第二の制御入力が、1 がのときは、0 がを出力し前記第二の制御入力が、0 がのときは前記第二の加算器の出力を出力して前記第二のレジスタのデータ入力に与える第三のセレクタと、

mビットの値 0 および前記第三の加算器の出力をデータ人力とし前記第三の出力を第三の制御人力とし前記第三の制御人力とし前記第三の制御入力が 1 のときは 0 を出力し前記第三の制御入力が 0 のときは前記第三の加算器の出力を出力して前記第三のレジスクのデータ人力に与える第四のセレクタ上、

前記第二および第四の出力を入力とし前記アドレス発生 終了信号を出力するAND回路とを備えることを特徴と するアドレス発生回路。

【発明の詳細な説明】

[0001]

0 【産業上の利用分野】本発明はアドレス発生方法および

アドレス発生回路に関し、特に高能率画像符号化処理に 用いられるジグザグスキャンアドレスのアドレス発生方 法およびアドレス発生回路に関する。

[0002]

【従来の技術】従来、この種のジグザグスキャンアドレスのアドレス発生方法は、対象とするメモリに対して、プログラムによりアドレス順序を逐次指定するか、または変換テーブルを用いて、線形アドレスをジグザグスキャンアドレスに変換することによって実現されていた。

【0003】図4は従来のジグザグスキャンアドレスに 10 よるメモリアクセス方法の一例を示す図である。たとえば、 8×8 のジグザグスキャンを行なうには、線形の6 4のアドレス空間(アドレス0~63)を 8×8 の2次元領域とし、初期アドレス0から0→1→8→16→9→2→3→10→…→63のように、ジグザグ状にスキャンする。

【0004】図5は、このようなジグザグスキャンアドレスを発生するアドレス発生方法を用いるアドレス発生 回路の一例を示すブロック図である。従来のアドレス発生 生方法およびアドレス発生回路は、図5に示すように、20デコーダ31と、変換テーブル32と、読出回路33とを備えて構成されていた。

【0005】次に、従来のアドレス発生方法およびアドレス発生回路の動作について説明する。 $0 \to 1 \to 2 \cdots \to 62 \to 63$ なる線形アドレスALの入力に対して、変換テーブル32を用いて、 $0 \to 1 \to 8 \to \cdots \to 63$ なるジグザグスキャンアドレスAZに変換して、読出回路33から出力するというものであった。

[0006]

【発明が解決しようとする課題】上述した従来のアドレ 30 ス発生方法およびアドレス発生回路は、変換テーブルを用いて実現する場合には、スキャン範囲を拡大したとき変換テーブルのハードウェア量がビット長の2乗に比例するので急速に増大するという欠点があった。たとえば、スキャン範囲を8×8から16×16に拡大すると、変換テーブルの大きさは4倍となる。また、プログラムによりアドレス順序を逐次指定する方法では、スキャン範囲を拡大したときマシンサイクル毎のアドレス強生が困難となるという問題点があった。

【0007】本発明の目的は、スキャン範囲を拡大した。40ときのハードウェア量の急速な増加を緩和し、かつ、マシンサイクル毎に効率よくジグザグスキャンアドレスを発生するアドレス発生方法およびアドレス発生回路を提出しまることにある。

[0008]

【課題を解決するための手段】第一発明のアドレス発生 方法は、n (n≥2m; mは自然数) ビットのアドレス 空間を有する記憶装置をアクセスするためのアドレス発 生方法において、nビットの初期アドレスの値に、それ ぞれ以下の(A)~(F)の処理を順に実行して与えら、50 れるmビットの第一の2の補数である第一のオフセット値を上位ビットとしmビットの第二の2の補数である第二のオフセット値を下位ビットとするビット列の連接により得られる2mビットの第三のオフセット値を加算して生成されることを特徴とするものである。

- (A) 前記第三のオフセット値の初期値を(Q, Q) とし、前記第一および第二のオフセット値にそれぞれ加算する現在の加算値を第一の加算値(-1, +1)とする。
- (B) 現在の前記第三のオフセット値に前記第一の加算値 (-1, +1) を加算し続け、前記第一のオフセット値が負になった場合にはこの第一のオフセット値を0に補正して次の前記第三のオフセット値とするとともに次の前記加算値を第二の加算値 (+1, -1) とする。
- (C) 現在の前記第三のオフセット値に前記第二の加算値 (+1,-1) を加算し続け、前記第一のオフセット値が負になった場合にはこの第一のオフセット値を0に補正して次の前記第三のオフセット値とするとともに次の前記加算値を前記第一の加算値 (-1,+1) とする。
- (D) 現在の前記第三のオフセット値に前記第二の加算値 (+1,-1) を加算し続け、前記第一のオフセット値が 2 -1 になった場合には次の前記加算値を前記第一の加算値 (-1,+1) とし、前記次の加算値で計算される前記第一のオフセット値を 2 -1 に保持する。
- (E) 現在の前記第三のオフセット値に前記第一の加算値 (-1, +1) を加算し続け、前記第二のオフセット値が 2^{-1} -1 になった場合には次の前記加算値を前記第二の加算値 (+1, -1) とし、前記次の加算値で計算される前記第二のオフセット値を 2^{-1} -1 に保持する。
- (F) 現在の前記第三のオフセット値が(2*'-1,2*'-1)になった場合にはアドレス発生を終了する。

【0009】また、第2の発明のアドレス発生回路は、n (n≥2m:mは自然数) ビットの初期アドレス値と 1 ビットのアドレス発生開始信号を入力とし、n ビットのアドレスを1 ビットのアドレス発生開始信号を入力とし、n ビットのアドレスを1 ビットのアドレス発生開始信号を入力とし、n ビットのアドレス発生開始信号をメモリイネーブル信号として出力するアドレス発生回路において、データ入力およびロード入力を有し前記初期アドレス値を格納するn ビットの第一のレジスを1 世紀では一年入力となら担当に対している。前記第二のレジスクと、前記第一のレジスを1 の出力と、前記第二のレジスクの計力のビット列を上位ビットととし前記第三のレジスタの計2のビット列を下位ビットととするビット列の連接値とを加算する第一の加算器と、それぞれ前記第一および第二のレジスタの前記ホールド入力を印加するイネーブル入力およびクリア入力付きの第一

ーおよび第二の1ビットレジスタと、1ビットの第一の 制御入力を有し、前記第一の制御入力が'0'のときは それぞれ+1および-1を出力し、前記第一の制御入力 が'1'のときはそれぞれ-1および+1のmビットの 2の補数を出力する第一および第二のセレクタと、前記 第一および第二のセレクタのそれぞれ前記第一の制御入 力を印加するイネーブル入力およびクリア入力付きの1 ビットのトグルフリップフロップと、前記第二のレジス クの出力と前記第一のセレクタの出力とを加算する第二 の加算器と、前記第三のレジスタの出力と前記第二のセ 10 レクタの出力とを加算する第三の加算器と、前記第二の 加算器の出力が-1であることを示し前記第一の1ビッ トレジスタの前記イネーブル入力に与える第一の出力お よび前記第二の加算器の出力が2* '-1であることを 示す第二の出力を有するmビットの第一の比較器と、前 記第三の加算器の出力が-1であることを示し前記第二 の1ビットレジスタの前記イネーブル入力に与える第三 の出力および前記第三の加算器の出力が2" - 1であ ることを示す第四の出力を有するmビットの第二の比較 器と、前記第一、第二、第三、第四の出力を入力とし前 20 記トグルフリップフロップの前記イネーブル入力に出力 を与える〇R回路と、mビットの値'0'および前記第 二の加算器の出力をデータ入力とし前記第一の出力を第一 **二の制御入力とし前記第二の制御入力が'1'のとき** は'0'を出力し前記第二の制御入力が'0'のときは 前記第二の加算器の出力を出力して前記第二のレジスタ のデータ入力に与える第三のセレクタと、mビットの 値'0'および前記第三の加算器の出力をデータ入力と し前記第三の出力を第三の制御入力とし前記第三の制御・ 入力が、1、のときは、0、を出力し前記第三の制御入 力が'0'のときは前記第三の加算器の出力を出力して 前記第三のレジスタのデータ入力に与える第四のセレク タと、前記第二および第四の出力を入力とし前記アドレ

ス発生終了信号を出力するAND回路とを備えることに

[0010]

より構成されている。

【実施例】次に、本発明の実施例について図面を参照して説明する。

【0011】図1は本発明のアドレス発生方法の一実施例を示す図である。

【0012】本実施例のアドレス発生方法は、図1に示すように、初期アドレスSAとしてして与えられるnビットのアドレス101と、制御論理106にしたがって各々の値が変化する2つの4ビットのオフセット103の値OFYを上位ビットとし、オフセット104の値OFXを下位ビットとするビット列の連接により得られる8ビットのオフセット105の値(OFY、OFX)とを、加算器102により加算した加算結果をアドレス出力AZとするものである。

【0013】制御論理106は、表1に示すように、現在のオフセット105の値(OFY, OFX)と、オフセット103の値OFY, 104の値OFXに対する現在の加算値(+1, -1)または(-1, +1)との加算により次の時刻のオフセット105の値(OFY, OFX)を算出することを基本の動作とする。

【0014】次に、補正1と、補正2の2つの補正方法がある。

【0015】補正1は、オフセット103の値OFYまたは104の値OFXが-1になったらこの-1を0に補正をし、次の時刻での加算値を変更する補正方法である。

【0016】補正2は、オフセット1-03の値OFYまたは104の値OFXが7になったら次の時刻でこの7を保持し、加算値を変更する補正方法である。

【0017】ここで、加算値の変更とは、現在の加算値 30 が (+1, -1) である場合には次の時刻で (-1, + 1) に、現在の加算値が (-1, +1) である場合には 次の時刻で (+1, -1) にそれぞれ変更することであ る。

【0018】 【表1】

٠.					
	現在の (OFY・OFX)	加算值	次の (OFY・OFX)	補正方法	補正後の (OFY・OFX)
	(0,0)	(-1,+1)	(-1, 1)	1	(0,1)
	(0,1)	(+1, -1)	(1,0)		
	(1,0)	(+1,-1)	(2,-1)	1	(2,0)
	(2,0)	(-1, +1)	(1,1)		
	(1,1)	(-1,+1)	(0,2)		
	(0,2)	(-1,+1)	(-1, 3)	1	(0,3)
	(0,3)	(+1,-1)	(1,2)		
ı	•	•	•	•	•
	•	•	•	•	•
l	(6,1)	(+1,-1)	(7,0)	2	
	(7,0)	(-1,+1)	(6, 1)		(7,1)
	(7, 1)	(-1,+1)	(6,2)		
	•	• :		•	•
	•	•	•	•	•
	(6,7)	(+1,- 1)	(7,6)	2	
	(7,6)	(-1,+ ½)	(6,7)		(7,7)

【0019】図2は本発明のアドレス発生回路の一実施 30 例を示すプロック図である。

【0020】本実施例のアドレス発生回路は、図2に示 すように、初期アドレスSAを格納するロード入力付き のレジスタ1と、nビットの加算器2と、イネーブル付 きの1ピットのレジスタ3,6と、2つの4ビットのオ フセット値OFY, OFXをそれぞれ格納しクリア入力 およびホールド入力付の4ビットのレジスタ4,5 と、'+1', '-1'の2つの値を入力しオフセット 値OFY, OFXをそれぞれを選択する2入力4ビット セレクタ7,8と、セレクタ7の出力とレジスタ4の出 40 力およびセレクク8の出力とレジスタ5の出力とをそれ ぞれ加算する4ビットの加算器9、10と、加算器9、 1.0の出力をそれぞれ比較する4ビットの比較器手1、 12と、比較器11の出力により加算器9の出力とご 0) とのいずれかを選択する2人力4ビットセレクタ1 5と、比較器 12の出力により加算器 10の出力と、 0 とのいずれかを選択する2人力4ビットセレクタ1 6と、比較器 1 1, 1 2 の出力の O R をとる O R ゲート 13と、ORゲート13を入力するクリア入力付きの1 ビットのトグルフリップフロップ(TGL)14と、比「

30 較器 1 1, 1 2 の出力が入力されアドレス発生終了信号 A E を出力する A N D ゲート 1 7 とを備えて構成されて いる。

【0021】次に、本実施例のアドレス発生回路の動作 について説明する。

【0022】まず、nビットの初期アドレスSAがレジスタ1に格納される。次にアドレス発生信号AGにより、レジスタ1の初期アドレスSAは、レジスタ4のオフセット値OFYを上位ビットとし、レジスタ5のオフセット値OFXを下位ビットとするビット列の連接により得られる8ビットのオフセット値(OFY、OFX)と加算器2で加算され、クロックサイクル毎にアドレス出力Aスとして出力される。

【0023】レジスタ4のオフセット値のFYは、セレクタ7により選択される値にチェン。 エーのいずれか一方が加算器9により加算され、この知算結果AYは比較器11と、セレクタ15とに入力される。

【0024】次に、比較器 1 1 では、加算器 9 の加算結果 A Y が 2 つの値 - 1 (1 1 1 1) と 7 (0 1 1 1) と 同時に比較され、それぞれの比較結果 C Y 1 , C Y 2 が 出力される。まず、比較結果 C Y 1 が - 1 に等しい場合。

には、セレクタ15から出力DYとしてOが出力され る。また、比較結果CY1が-1に等しくない場合に は、セレクタ15から加算器9の加算結果AYがそのま ま出力される。セレクタ15の出力DYはレジスタ4に 格納される。

【0025】また、比較結果CY2が7に等しい場合に は、比較結果CY2がレジスタ3のイネーブル入力Eに 入力され、次のクロックサイクルでレジスタ3の出力H Yはレジスタ4のホールド入力に入力される。この結 果、レジスタ4のオフセット値〇FYは次のクロックサ 10 イクルでは7となっており、また、2クロックサイクル 後も7に保持される。

【0026】次に、比較器11の2つの比較結果CY 1, CY2が-1または7に等しい場合には、比較器1 1の出力CY1, CY2はORゲート13に入力され る。ORゲート13の出力はTGL14に入力され、次 のクロックサイクルでTGLの出力を反転し、これによ りセレクタ7の出力を切替る。

【0027】一方、レジスタ5のオフセット値OFX は、セレクタ8により選択される値、+1′, ′-1′ のいずれか一方が加算器10により加算され、この加算 結果AXは比較器12と、セレクタ16とに入力され る。

【0028】次に、比較器12では、加算器10の加算 結果AXが2つの値-1(1111)と7(0111) と同時に比較され、それぞれの比較結果CX1, CX2 が出力される。まず、比較結果CX1が-1に等しい場 合には、セレクタ16から0が出力される。また、比較 結果CX1が-1に等しくない場合には、セレクタ16 から加算器10の加算結果AXがそのまま出力される。 セレクタ16の出力はレジスタ4に格納される。

【0029】また、比較結果CX2が7に等しい場合に は、比較結果CX2がレジスタ6のイネーブル入力Eに 入力され、次のクロックサイクルでレジスタ6の出力H Xはレジスタ5のホールド入力に入力される。この結 果、レジスタ5のオフセット値OFYは次のクロックサ イクルでは7となっており、また、2クロックサイクル 後も7に保持される。

【0030】次に、比較器12の2つの比較結果CN 1. CX2が-1または7に等しい場合には、比較器子 2の出力はORゲート13に入力される。ORゲート」 3の出力はTGL14に入力され、次のクロックサイク ルでTGLの出力を反転し、これによりセレクタミの出 力を切替る

【0031】セレクタで、8ほぞれ平年の出力の極性が 相補の関係となるような制御信号が与えられる。たとえ ば、セレクタフが一工を出力しているときにはセレック 8は十1を出力する。

【0032】アドレス発生信号AGは、レジスタ1のロ ード入力と、レジスタ3~6およびTGLl4のクリア 50 入力に与えられ、0または1のいずれか一方の値でイネ ーブルとなるものとする。

【0033】比較器11の比較結果CY2と比較器12 の比較結果CX2とはANDゲート17に入力され、両 者共7に等しい場合の出力のときにはアドレス発生終了 信号AEを出力して処理を終了する。

【0034】以上、本発明の実施例を説明したが、本発 明は上記実施例に限られることなく種々の変形が可能で ある。たとえば、実施例は8×8のジグザグスキャンを 例にとって説明しているが、任意の大きさのジグザグス キャンの場合にも、本発明の主旨を逸脱しない限り適用 できることは勿論である。またこれを記憶装置に組込む アドレス発生回路のみでなく、本発明を含む記憶装置を 一部とする他のシステムにおいても、本発明の主旨を逸 脱しない限り適用できることは勿論である。

[0035]

【発明の効果】以上説明したように、本発明のアドレス 発生方法およびアドレス発生回路は、スキャン範囲を拡大 大することによる制御論理のハードウェア量の増加は、 ほぼビット長に比例するので、従来のビット長の2乗に 比例する変換テーブルに比較すると大幅にハードウェア 量の増加を低減できこれを用いたシステムの小型化が可 能になるという効果がある。また、制御論理はハードワ イヤで実現されるので、マシンサイクル毎のジグザグス キャンアドレスの発生が可能となり、メモリのジグザグ スキャンの高速化が可能になるという効果がある。コ

【図面の簡単な説明】

【図1】本発明のアドレス発生方法の一実施例を示すブ ロック図である。

【図2】本発明のアドレス発生回路の一実施例を示すフ ロック図である。

【図3】従来のアドレス発生方法の一例を示す図であ

【図4】従来のアドレス発生方法およびアドレス発生回 路の一例を示すブロック図である。

【符号の説明】

1, $3 \sim 6$ レジスタ

2, 9, 10 加算器

7, 8, 15, 16 セレクク

11, 12 比較器

ORゲート

14 トグルフリップフロップ (TGL)

ANDゲート. 1.7

3.1 17:11 - 1

3 2 変換サーフル


3 3 説出回路。

初期アドレス、 101


102, 103, 104 オフセット

1 0 5 制御論理


【図1】



【図2】



[図3]



[図4]

